lists.openwall.net   lists  /  announce  owl-users  owl-dev  john-users  john-dev  passwdqc-users  yescrypt  popa3d-users  /  oss-security  kernel-hardening  musl  sabotage  tlsify  passwords  /  crypt-dev  xvendor  /  Bugtraq  Full-Disclosure  linux-kernel  linux-netdev  linux-ext4  linux-hardening  linux-cve-announce  PHC 
Open Source and information security mailing list archives
 
Hash Suite: Windows password security audit tool. GUI, reports in PDF.
[<prev] [next>] [<thread-prev] [thread-next>] [day] [month] [year] [list]
Message-Id: <21b192b47649688e2400e3968e28905bba186d51.f11b05e2.052c.43d9.be00.bc0a5da97b9c@feishu.cn>
Date: Fri, 05 Jul 2024 13:55:43 +0800
From: 张猛 <zhangmeng.kevin@...cemit.com>
To: "Yixun Lan" <dlan@...too.org>
Cc: "Rob Herring" <robh@...nel.org>, 
	"Krzysztof Kozlowski" <krzk+dt@...nel.org>, 
	"Conor Dooley" <conor+dt@...nel.org>, "Conor Dooley" <conor@...nel.org>, 
	"Paul Walmsley" <paul.walmsley@...ive.com>, 
	"Palmer Dabbelt" <palmer@...belt.com>, 
	"Albert Ou" <aou@...s.berkeley.edu>, 
	"Daniel Lezcano" <daniel.lezcano@...aro.org>, 
	"Thomas Gleixner" <tglx@...utronix.de>, 
	"Samuel Holland" <samuel.holland@...ive.com>, 
	"Anup Patel" <anup@...infault.org>, 
	"Greg Kroah-Hartman" <gregkh@...uxfoundation.org>, 
	"Jiri Slaby" <jirislaby@...nel.org>, "Lubomir Rintel" <lkundrak@...sk>, 
	<devicetree@...r.kernel.org>, <linux-kernel@...r.kernel.org>, 
	<linux-riscv@...ts.infradead.org>, <linux-serial@...r.kernel.org>, 
	"Inochi Amaoto" <inochiama@...look.com>, 
	"Icenowy Zheng" <uwu@...nowy.me>, "Yangyu Chen" <cyy@...self.name>, 
	"Yixun Lan" <dlan@...too.org>
Subject: Re: [PATCH v3 08/11] riscv: dts: add initial SpacemiT K1 SoC device tree

Hi, Yixun Lan,
> From: "Yixun Lan"<dlan@...too.org>
> Date:  Wed, Jul 3, 2024, 22:57
> Subject:  [PATCH v3 08/11] riscv: dts: add initial SpacemiT K1 SoC device tree
> To: "Rob Herring"<robh@...nel.org>, "Krzysztof Kozlowski"<krzk+dt@...nel.org>, "Conor Dooley"<conor+dt@...nel.org>, "Conor Dooley"<conor@...nel.org>, "Paul Walmsley"<paul.walmsley@...ive.com>, "Palmer Dabbelt"<palmer@...belt.com>, "Albert Ou"<aou@...s.berkeley.edu>, "Daniel Lezcano"<daniel.lezcano@...aro.org>, "Thomas Gleixner"<tglx@...utronix.de>, "Samuel Holland"<samuel.holland@...ive.com>, "Anup Patel"<anup@...infault.org>, "Greg Kroah-Hartman"<gregkh@...uxfoundation.org>, "Jiri Slaby"<jirislaby@...nel.org>, "Lubomir Rintel"<lkundrak@...sk>
> Cc: <devicetree@...r.kernel.org>, <linux-kernel@...r.kernel.org>, <linux-riscv@...ts.infradead.org>, <linux-serial@...r.kernel.org>, "Inochi Amaoto"<inochiama@...look.com>, "Icenowy Zheng"<uwu@...nowy.me>, "Meng Zhang"<zhangmeng.kevin@...cemit.com>, "Yangyu Chen"<cyy@...self.name>, "Yixun Lan"<dlan@...too.org>
> From: Yangyu Chen <cyy@...self.name>
> 
> Banana Pi BPI-F3 motherboard is powered by SpacemiT K1[1].
> 
> Key features:
> - 4 cores per cluster, 2 clusters on chip
> - UART IP is Intel XScale UART
> 
> Some key considerations:
> - ISA string is inferred from vendor documentation[2]
> - Cluster topology is inferred from datasheet[1] and L2 in vendor dts[3]
> - No coherent DMA on this board
>     Inferred by taking vendor ethernet and MMC drivers to the mainline
>     kernel. Without dma-noncoherent in soc node, the driver fails.
> - No cache nodes now
>     The parameters from vendor dts are likely to be wrong. It has 512
>     sets for a 32KiB L1 Cache. In this case, each set is 64B in size.
>     When the size of the cache line is 64B, it is a directly mapped
>     cache rather than a set-associative cache, the latter is commonly
>     used. Thus, I didn't use the parameters from vendor dts.
> 
> Currently only support booting into console with only uart, other
> features will be added soon later.
> 
> Link: https://docs.banana-pi.org/en/BPI-F3/SpacemiT_K1_datasheet [1]
> Link: https://developer.spacemit.com/#/documentation?token=BWbGwbx7liGW21kq9lucSA6Vnpb [2]
> Link: https://gitee.com/bianbu-linux/linux-6.1/blob/bl-v1.0.y/arch/riscv/boot/dts/spacemit/k1-x.dtsi [3]
> Signed-off-by: Yangyu Chen <cyy@...self.name>
> Signed-off-by: Yixun Lan <dlan@...too.org>
> ---
>  arch/riscv/boot/dts/spacemit/k1.dtsi | 376 +++++++++++++++++++++++++++++++++++
>  1 file changed, 376 insertions(+)
> 
> diff --git a/arch/riscv/boot/dts/spacemit/k1.dtsi b/arch/riscv/boot/dts/spacemit/k1.dtsi
> new file mode 100644
> index 0000000000000..a076e35855a2e
> --- /dev/null
> +++ b/arch/riscv/boot/dts/spacemit/k1.dtsi
> @@ -0,0 +1,376 @@
> +// SPDX-License-Identifier: GPL-2.0 OR MIT
> +/*
> + * Copyright (C) 2024 Yangyu Chen <cyy@...self.name>
> + */
> +
> +/dts-v1/;
> +/ {
> +        #address-cells = <2>;
> +        #size-cells = <2>;
> +        model = "SpacemiT K1";
> +        compatible = "spacemit,k1";
> +
> +        aliases {
> +                serial0 = &uart0;
> +                serial1 = &uart2;
> +                serial2 = &uart3;
> +                serial3 = &uart4;
> +                serial4 = &uart5;
> +                serial5 = &uart6;
> +                serial6 = &uart7;
> +                serial7 = &uart8;
> +                serial8 = &uart9;
> +        };
> +
> +        cpus {
> +                #address-cells = <1>;
> +                #size-cells = <0>;
> +                timebase-frequency = <24000000>;
> +
> +                cpu-map {
> +                        cluster0 {
> +                                core0 {
> +                                        cpu = <&cpu_0>;
> +                                };
> +                                core1 {
> +                                        cpu = <&cpu_1>;
> +                                };
> +                                core2 {
> +                                        cpu = <&cpu_2>;
> +                                };
> +                                core3 {
> +                                        cpu = <&cpu_3>;
> +                                };
> +                        };
> +
> +                        cluster1 {
> +                                core0 {
> +                                        cpu = <&cpu_4>;
> +                                };
> +                                core1 {
> +                                        cpu = <&cpu_5>;
> +                                };
> +                                core2 {
> +                                        cpu = <&cpu_6>;
> +                                };
> +                                core3 {
> +                                        cpu = <&cpu_7>;
> +                                };
> +                        };
> +                };
> +
> +                cpu_0: cpu@0 {
> +                        compatible = "spacemit,x60", "riscv";
> +                        device_type = "cpu";
> +                        reg = <0>;
> +                        riscv,isa = "rv64imafdcv_zicbom_zicbop_zicboz_zicntr_zicond_zicsr_zifencei_zihintpause_zihpm_zfh_zba_zbb_zbc_zbs_zkt_zvfh_zvkt_sscofpmf_sstc_svinval_svnapot_svpbmt";
Linux 6.7 kernel modifies the definition of the "riscv, isa" property, and describes the extended features in the "riscv, isa-extensions". So, can the definition of "riscv, isa" be simplified here?
Defined as :  riscv,isa = "rv64imafdcv";

> +                        riscv,isa-base = "rv64i";
> +                        riscv,isa-extensions = "i", "m", "a", "f", "d", "c", "v", "zicbom",
> +                                               "zicbop", "zicboz", "zicntr", "zicond", "zicsr",
> +                                               "zifencei", "zihintpause", "zihpm", "zfh", "zba",
> +                                               "zbb", "zbc", "zbs", "zkt", "zvfh", "zvkt",
> +                                               "sscofpmf", "sstc", "svinval", "svnapot", "svpbmt";
> +                        riscv,cbom-block-size = <64>;
> +                        riscv,cbop-block-size = <64>;
> +                        riscv,cboz-block-size = <64>;
> +                        mmu-type = "riscv,sv39";
> +
> +                        cpu0_intc: interrupt-controller {
> +                                compatible = "riscv,cpu-intc";
> +                                interrupt-controller;
> +                                #interrupt-cells = <1>;
> +                        };
> +                };
> +
> +                cpu_1: cpu@1 {
> +                        compatible = "spacemit,x60", "riscv";
> +                        device_type = "cpu";
> +                        reg = <1>;
> +                        riscv,isa = "rv64imafdcv_zicbom_zicbop_zicboz_zicntr_zicond_zicsr_zifencei_zihintpause_zihpm_zfh_zba_zbb_zbc_zbs_zkt_zvfh_zvkt_sscofpmf_sstc_svinval_svnapot_svpbmt";
> +                        riscv,isa-base = "rv64i";
> +                        riscv,isa-extensions = "i", "m", "a", "f", "d", "c", "v", "zicbom",
> +                                               "zicbop", "zicboz", "zicntr", "zicond", "zicsr",
> +                                               "zifencei", "zihintpause", "zihpm", "zfh", "zba",
> +                                               "zbb", "zbc", "zbs", "zkt", "zvfh", "zvkt",
> +                                               "sscofpmf", "sstc", "svinval", "svnapot", "svpbmt";
> +                        riscv,cbom-block-size = <64>;
> +                        riscv,cbop-block-size = <64>;
> +                        riscv,cboz-block-size = <64>;
> +                        mmu-type = "riscv,sv39";
> +
> +                        cpu1_intc: interrupt-controller {
> +                                compatible = "riscv,cpu-intc";
> +                                interrupt-controller;
> +                                #interrupt-cells = <1>;
> +                        };
> +                };
> +
> +                cpu_2: cpu@2 {
> +                        compatible = "spacemit,x60", "riscv";
> +                        device_type = "cpu";
> +                        reg = <2>;
> +                        riscv,isa = "rv64imafdcv_zicbom_zicbop_zicboz_zicntr_zicond_zicsr_zifencei_zihintpause_zihpm_zfh_zba_zbb_zbc_zbs_zkt_zvfh_zvkt_sscofpmf_sstc_svinval_svnapot_svpbmt";
> +                        riscv,isa-base = "rv64i";
> +                        riscv,isa-extensions = "i", "m", "a", "f", "d", "c", "v", "zicbom",
> +                                               "zicbop", "zicboz", "zicntr", "zicond", "zicsr",
> +                                               "zifencei", "zihintpause", "zihpm", "zfh", "zba",
> +                                               "zbb", "zbc", "zbs", "zkt", "zvfh", "zvkt",
> +                                               "sscofpmf", "sstc", "svinval", "svnapot", "svpbmt";
> +                        riscv,cbom-block-size = <64>;
> +                        riscv,cbop-block-size = <64>;
> +                        riscv,cboz-block-size = <64>;
> +                        mmu-type = "riscv,sv39";
> +
> +                        cpu2_intc: interrupt-controller {
> +                                compatible = "riscv,cpu-intc";
> +                                interrupt-controller;
> +                                #interrupt-cells = <1>;
> +                        };
> +                };
> +
> +                cpu_3: cpu@3 {
> +                        compatible = "spacemit,x60", "riscv";
> +                        device_type = "cpu";
> +                        reg = <3>;
> +                        riscv,isa = "rv64imafdcv_zicbom_zicbop_zicboz_zicntr_zicond_zicsr_zifencei_zihintpause_zihpm_zfh_zba_zbb_zbc_zbs_zkt_zvfh_zvkt_sscofpmf_sstc_svinval_svnapot_svpbmt";
> +                        riscv,isa-base = "rv64i";
> +                        riscv,isa-extensions = "i", "m", "a", "f", "d", "c", "v", "zicbom",
> +                                               "zicbop", "zicboz", "zicntr", "zicond", "zicsr",
> +                                               "zifencei", "zihintpause", "zihpm", "zfh", "zba",
> +                                               "zbb", "zbc", "zbs", "zkt", "zvfh", "zvkt",
> +                                               "sscofpmf", "sstc", "svinval", "svnapot", "svpbmt";
> +                        riscv,cbom-block-size = <64>;
> +                        riscv,cbop-block-size = <64>;
> +                        riscv,cboz-block-size = <64>;
> +                        mmu-type = "riscv,sv39";
> +
> +                        cpu3_intc: interrupt-controller {
> +                                compatible = "riscv,cpu-intc";
> +                                interrupt-controller;
> +                                #interrupt-cells = <1>;
> +                        };
> +                };
> +
> +                cpu_4: cpu@4 {
> +                        compatible = "spacemit,x60", "riscv";
> +                        device_type = "cpu";
> +                        reg = <4>;
> +                        riscv,isa = "rv64imafdcv_zicbom_zicbop_zicboz_zicntr_zicond_zicsr_zifencei_zihintpause_zihpm_zfh_zba_zbb_zbc_zbs_zkt_zvfh_zvkt_sscofpmf_sstc_svinval_svnapot_svpbmt";
> +                        riscv,isa-base = "rv64i";
> +                        riscv,isa-extensions = "i", "m", "a", "f", "d", "c", "v", "zicbom",
> +                                               "zicbop", "zicboz", "zicntr", "zicond", "zicsr",
> +                                               "zifencei", "zihintpause", "zihpm", "zfh", "zba",
> +                                               "zbb", "zbc", "zbs", "zkt", "zvfh", "zvkt",
> +                                               "sscofpmf", "sstc", "svinval", "svnapot", "svpbmt";
> +                        riscv,cbom-block-size = <64>;
> +                        riscv,cbop-block-size = <64>;
> +                        riscv,cboz-block-size = <64>;
> +                        mmu-type = "riscv,sv39";
> +
> +                        cpu4_intc: interrupt-controller {
> +                                compatible = "riscv,cpu-intc";
> +                                interrupt-controller;
> +                                #interrupt-cells = <1>;
> +                        };
> +                };
> +
> +                cpu_5: cpu@5 {
> +                        compatible = "spacemit,x60", "riscv";
> +                        device_type = "cpu";
> +                        reg = <5>;
> +                        riscv,isa = "rv64imafdcv_zicbom_zicbop_zicboz_zicntr_zicond_zicsr_zifencei_zihintpause_zihpm_zfh_zba_zbb_zbc_zbs_zkt_zvfh_zvkt_sscofpmf_sstc_svinval_svnapot_svpbmt";
> +                        riscv,isa-base = "rv64i";
> +                        riscv,isa-extensions = "i", "m", "a", "f", "d", "c", "v", "zicbom",
> +                                               "zicbop", "zicboz", "zicntr", "zicond", "zicsr",
> +                                               "zifencei", "zihintpause", "zihpm", "zfh", "zba",
> +                                               "zbb", "zbc", "zbs", "zkt", "zvfh", "zvkt",
> +                                               "sscofpmf", "sstc", "svinval", "svnapot", "svpbmt";
> +                        riscv,cbom-block-size = <64>;
> +                        riscv,cbop-block-size = <64>;
> +                        riscv,cboz-block-size = <64>;
> +                        mmu-type = "riscv,sv39";
> +
> +                        cpu5_intc: interrupt-controller {
> +                                compatible = "riscv,cpu-intc";
> +                                interrupt-controller;
> +                                #interrupt-cells = <1>;
> +                        };
> +                };
> +
> +                cpu_6: cpu@6 {
> +                        compatible = "spacemit,x60", "riscv";
> +                        device_type = "cpu";
> +                        reg = <6>;
> +                        riscv,isa = "rv64imafdcv_zicbom_zicbop_zicboz_zicntr_zicond_zicsr_zifencei_zihintpause_zihpm_zfh_zba_zbb_zbc_zbs_zkt_zvfh_zvkt_sscofpmf_sstc_svinval_svnapot_svpbmt";
> +                        riscv,isa-base = "rv64i";
> +                        riscv,isa-extensions = "i", "m", "a", "f", "d", "c", "v", "zicbom",
> +                                               "zicbop", "zicboz", "zicntr", "zicond", "zicsr",
> +                                               "zifencei", "zihintpause", "zihpm", "zfh", "zba",
> +                                               "zbb", "zbc", "zbs", "zkt", "zvfh", "zvkt",
> +                                               "sscofpmf", "sstc", "svinval", "svnapot", "svpbmt";
> +                        riscv,cbom-block-size = <64>;
> +                        riscv,cbop-block-size = <64>;
> +                        riscv,cboz-block-size = <64>;
> +                        mmu-type = "riscv,sv39";
> +
> +                        cpu6_intc: interrupt-controller {
> +                                compatible = "riscv,cpu-intc";
> +                                interrupt-controller;
> +                                #interrupt-cells = <1>;
> +                        };
> +                };
> +
> +                cpu_7: cpu@7 {
> +                        compatible = "spacemit,x60", "riscv";
> +                        device_type = "cpu";
> +                        reg = <7>;
> +                        riscv,isa = "rv64imafdcv_zicbom_zicbop_zicboz_zicntr_zicond_zicsr_zifencei_zihintpause_zihpm_zfh_zba_zbb_zbc_zbs_zkt_zvfh_zvkt_sscofpmf_sstc_svinval_svnapot_svpbmt";
> +                        riscv,isa-base = "rv64i";
> +                        riscv,isa-extensions = "i", "m", "a", "f", "d", "c", "v", "zicbom",
> +                                               "zicbop", "zicboz", "zicntr", "zicond", "zicsr",
> +                                               "zifencei", "zihintpause", "zihpm", "zfh", "zba",
> +                                               "zbb", "zbc", "zbs", "zkt", "zvfh", "zvkt",
> +                                               "sscofpmf", "sstc", "svinval", "svnapot", "svpbmt";
> +                        riscv,cbom-block-size = <64>;
> +                        riscv,cbop-block-size = <64>;
> +                        riscv,cboz-block-size = <64>;
> +                        mmu-type = "riscv,sv39";
> +
> +                        cpu7_intc: interrupt-controller {
> +                                compatible = "riscv,cpu-intc";
> +                                interrupt-controller;
> +                                #interrupt-cells = <1>;
> +                        };
> +                };
> +
> +        };
> +
> +        soc {
> +                compatible = "simple-bus";
> +                interrupt-parent = <&plic>;
> +                #address-cells = <2>;
> +                #size-cells = <2>;
> +                dma-noncoherent;
> +                ranges;
> +
> +                uart0: serial@...17000 {
> +                        compatible = "spacemit,k1-uart", "intel,xscale-uart";
> +                        reg = <0x0 0xd4017000 0x0 0x100>;
> +                        interrupts = <42>;
> +                        clock-frequency = <14857000>;
> +                        reg-shift = <2>;
> +                        reg-io-width = <4>;
> +                        status = "disabled";
> +                };
> +
> +                uart2: serial@...17100 {
> +                        compatible = "spacemit,k1-uart", "intel,xscale-uart";
> +                        reg = <0x0 0xd4017100 0x0 0x100>;
> +                        interrupts = <44>;
> +                        clock-frequency = <14857000>;
> +                        reg-shift = <2>;
> +                        reg-io-width = <4>;
> +                        status = "disabled";
> +                };
> +
> +                uart3: serial@...17200 {
> +                        compatible = "spacemit,k1-uart", "intel,xscale-uart";
> +                        reg = <0x0 0xd4017200 0x0 0x100>;
> +                        interrupts = <45>;
> +                        clock-frequency = <14857000>;
> +                        reg-shift = <2>;
> +                        reg-io-width = <4>;
> +                        status = "disabled";
> +                };
> +
> +                uart4: serial@...17300 {
> +                        compatible = "spacemit,k1-uart", "intel,xscale-uart";
> +                        reg = <0x0 0xd4017300 0x0 0x100>;
> +                        interrupts = <46>;
> +                        clock-frequency = <14857000>;
> +                        reg-shift = <2>;
> +                        reg-io-width = <4>;
> +                        status = "disabled";
> +                };
> +
> +                uart5: serial@...17400 {
> +                        compatible = "spacemit,k1-uart", "intel,xscale-uart";
> +                        reg = <0x0 0xd4017400 0x0 0x100>;
> +                        interrupts = <47>;
> +                        clock-frequency = <14857000>;
> +                        reg-shift = <2>;
> +                        reg-io-width = <4>;
> +                        status = "disabled";
> +                };
> +
> +                uart6: serial@...17500 {
> +                        compatible = "spacemit,k1-uart", "intel,xscale-uart";
> +                        reg = <0x0 0xd4017500 0x0 0x100>;
> +                        interrupts = <48>;
> +                        clock-frequency = <14857000>;
> +                        reg-shift = <2>;
> +                        reg-io-width = <4>;
> +                        status = "disabled";
> +                };
> +
> +                uart7: serial@...17600 {
> +                        compatible = "spacemit,k1-uart", "intel,xscale-uart";
> +                        reg = <0x0 0xd4017600 0x0 0x100>;
> +                        interrupts = <49>;
> +                        clock-frequency = <14857000>;
> +                        reg-shift = <2>;
> +                        reg-io-width = <4>;
> +                        status = "disabled";
> +                };
> +
> +                uart8: serial@...17700 {
> +                        compatible = "spacemit,k1-uart", "intel,xscale-uart";
> +                        reg = <0x0 0xd4017700 0x0 0x100>;
> +                        interrupts = <50>;
> +                        clock-frequency = <14857000>;
> +                        reg-shift = <2>;
> +                        reg-io-width = <4>;
> +                        status = "disabled";
> +                };
> +
> +                uart9: serial@...17800 {
> +                        compatible = "spacemit,k1-uart", "intel,xscale-uart";
> +                        reg = <0x0 0xd4017800 0x0 0x100>;
> +                        interrupts = <51>;
> +                        clock-frequency = <14857000>;
> +                        reg-shift = <2>;
> +                        reg-io-width = <4>;
> +                        status = "disabled";
> +                };
> +
> +                plic: interrupt-controller@...00000 {
> +                        compatible = "spacemit,k1-plic", "sifive,plic-1.0.0";
> +                        reg = <0x0 0xe0000000 0x0 0x4000000>;
> +                        interrupts-extended = <&cpu0_intc 11>, <&cpu0_intc 9>,
> +                                              <&cpu1_intc 11>, <&cpu1_intc 9>,
> +                                              <&cpu2_intc 11>, <&cpu2_intc 9>,
> +                                              <&cpu3_intc 11>, <&cpu3_intc 9>,
> +                                              <&cpu4_intc 11>, <&cpu4_intc 9>,
> +                                              <&cpu5_intc 11>, <&cpu5_intc 9>,
> +                                              <&cpu6_intc 11>, <&cpu6_intc 9>,
> +                                              <&cpu7_intc 11>, <&cpu7_intc 9>;
> +                        interrupt-controller;
> +                        #address-cells = <0>;
> +                        #interrupt-cells = <1>;
> +                        riscv,ndev = <159>;
> +                };
> +
> +                clint: timer@...00000 {
> +                        compatible = "spacemit,k1-clint", "sifive,clint0";
> +                        reg = <0x0 0xe4000000 0x0 0x10000>;
> +                        interrupts-extended = <&cpu0_intc 3>, <&cpu0_intc 7>,
> +                                              <&cpu1_intc 3>, <&cpu1_intc 7>,
> +                                              <&cpu2_intc 3>, <&cpu2_intc 7>,
> +                                              <&cpu3_intc 3>, <&cpu3_intc 7>,
> +                                              <&cpu4_intc 3>, <&cpu4_intc 7>,
> +                                              <&cpu5_intc 3>, <&cpu5_intc 7>,
> +                                              <&cpu6_intc 3>, <&cpu6_intc 7>,
> +                                              <&cpu7_intc 3>, <&cpu7_intc 7>;
> +                };
> +        };
> +};
> 
> -- 
> 2.45.2


This message and any attachment are confidential and may be privileged or otherwise protected from disclosure. If you are not an intended recipient of this message, please delete it and any attachment from your system and notify the sender immediately by reply e-mail. Unintended recipients should not use, copy, disclose or take any action based on this message or any information contained in this message. Emails cannot be guaranteed to be secure or error free as they can be intercepted, amended, lost or destroyed, and you should take full responsibility for security checking. 
 
本邮件及其任何附件具有保密性质,并可能受其他保护或不允许被披露给第三方。如阁下误收到本邮件,敬请立即以回复电子邮件的方式通知发件人,并将本邮件及其任何附件从阁下系统中予以删除。如阁下并非本邮件写明之收件人,敬请切勿使用、复制、披露本邮件或其任何内容,亦请切勿依本邮件或其任何内容而采取任何行动。电子邮件无法保证是一种安全和不会出现任何差错的通信方式,可能会被拦截、修改、丢失或损坏,收件人需自行负责做好安全检查。

Powered by blists - more mailing lists

Powered by Openwall GNU/*/Linux Powered by OpenVZ